

MINISTERO DELL'INDUSTRIA, DEL COMMERCIO E DELL'ARTIGIANATO

DIREZIONE GENERALE DELLA PRODUZIONE INDUSTRIALE
UFFICIO ITALIANO DELLA PRODUZIONE INDUSTRIALE
UFFICIO ITALIANO DELLA PRODUZIONE INDUSTRIALE



Autenticazione di copia di documenti relativi alla domanda di brevetto per<u>Invenzione Industriale</u>

N. TO99 A 001056

Si dichiara che l'unita copia è conforme ai documenti originali depositati con la domanda di brevetto sopraspecificata, i cui dati risultano dall'accluso processo verbale di deposito

CERTIFIED COPY OF PRIORITY DOCUMENT

2 9 MAY 2000

AL DIRETTORE DELLA DIVISIONE

Ing Of CARLO

MODULARIO I.C.A. - 101



Express Mail No.: EV447225135US

Mod. C.E. - 1-4-7

MINISTERO DELL'INDUSTRIA, DEL COMMERCIO E DELL'ARTIGIANATO

DIREZIONE GENERALE DELLA PRODUZIONE INDUSTRIALE
UFFICIO ITALIANO DELLA PRODUZIONE INDUSTRIALE
WARCHI



Autenticazione di copia di documenti relativi alla domanda di brevetto perInvenzione Industriale

N. ..TO99 A 001056

Si dichiara che l'unita copia è conforme ai documenti originali depositati con la domanda di brevetto sopraspecificata, i cui dati risultano dall'accluso processo verbale di deposito

CERTIFIED COPY OF PRIORITY DOCUMENT

Roma, Iì 2 9 NOV 2000

AL-DIRETTORE DELLA DIVISIONE


」 Nは、Aェ、よりごとつ、

ICIO ITALIANO IANDA DI BREV								LO.
CHIEDENTE (I)	STMICROELE	ECTRONICS S.R	.L.	•				51 8
Denominazione .!	AGRATE BR				codice		9519009	53
Residenza	L							لر
Denominazione	<u> </u>				codice			لــ
Residenza *								
APPRESENTANTI	E DEL RICHEDENTE	MESSOLULBE Slena e alt	ri		l and facet	سسسا	_ <u></u>	لد
gnome e nome 📖	CERBARO E	STUDIO TOR				·		
nominazione studi		STUDIO TOR				Les 15	1121 (prov) L	TÓ
<u> </u>	Viotti		_ և _ ըննթ,	MA LONIN				ل
OMICILIO ELETTI	NO destinatorio					cap Lii		لىد
b		<u>. </u>	وليتناهك					
ITOLO		ciesse proposta (sezici/se	البيا (ھ		DT UNI			1
IRCUITO	DI CALCO	OLO DELLE O	PERAZION	I LOGICHE	DI DAT	ONE_EU		
NTERSEZ	IONE FUZZ	<u> Y. </u>	·					
						`		
		·		SE ISTANZA: DATA	. 1/1 . 1/1	I IN PROTOCO	<u>uo L</u>	
	SIBILITÀ AL PUBBLIC			•	COG	potte potte		
NVENTON DESI	LARDO Fr	gnome nome ancesco		ILLONMANI (E		CESCO	,	
CTACE	LONE Bia			1 LGANGI E	lmondo			
-	TORD DIG	<u>, </u>		•	٠ (SCIOGLIME	ENTO MISERVE	
PRIORITÀ		فضمات الله مساه	numero di domai	nde date di deposito	sillegalio S/R	Date	Nº Protocollo	
nazione o organ	nizzezione	tipo di priorità	1. 1	البالدا	ا تا لیتند	نيا ليا ليا	ببنيال	<u>ا</u>
1)					ا ب نیب	نا ليا ليا	<u>ئىيىيا ل</u>	
2) L		J L					- VERIAN	
CENTRO ASSLITA	ATO DI RACCOLTA CO	DLTURE DI MICRORQANI	Hall, denominazione	1		_	MARCA	24
							THE PERSON NAMED IN COLUMN	- T-12
					•		ISO MARIE	20
AMMOTAZIOM S	PECIALI		<u> </u>		· ·		1000	20
AMMOTAZIOM S	PECIALI						100 No.	
AMMOTAZIOMI S	PECIALI						. (30)	
AMMOTAZIOM 9	PECIALI						. (30)	
						971001 %	3.0	
OCUMENTAZIONI						Deta	ENTO RIBERVE IT Protocolo	IN R
OCUMENTAZIONI	E ALLEGATA	rissaumto con disegno pri	incipale, descrizione e ri	hvendicezioni (obbligatorio	(ecomplare)		ENTO RIBERVE IT Protocolo	IN R
OCUMENTARIONI N. ee.	E ALLEGATA			ivendicezioni (obbligatorio	1 seemplare)	Deta	ENTO RIBERVE IT Protocolo	IN R
DCUMENTAZIONI N. es. nc. 1) Li2 PR	E ALLEGATA OV n. pag. L 11 6 OV n. taw. L () 1	daegno (obbligatorio se d	itato in descrizione, 1 e	complete	(ecemplare)	Deta	ENTO RIBERVE IT Protocolo	IN R
DCUMENTARION N. 60. DC. 1) 12 PR DC. 2) 12 PR DC. 3) 11 T	E ALLEGATA OV n. pag. L-11_6 OV n. taw. L-0_1	disegno (obbligatorio se d lettera d'incarios, procure	itato in descrizione, 1 e i o riterimento procurs g	complete	i ecomplare)	Deta	ENTO RIBERVE IT Protocolo	IN R
DCUMENTARION N. 60. DC. 1) 12 PR DC. 2) 12 PR DC. 3) 11 TR	E ALLEGATA OV n. pag. L 11 6 OV n. taw. L () 1	disegno (obbligatorio se d lettura d'incerica, procuri designazione inventore	itato in descrizione, 1 e o etterimento procurs g	complete	i seemplare)	Deta	ENTO RESERVE OF Protocollo 1/	IN R
DCUMENTARIONI N. 60. Dc. 1) Li2 PR Dc. 2) Li2 PR Dc. 3) Li1 R	E ALLEGATA OV n. pag. L-11_6 OV n. taw. L-0_1	disegno (obbligatorio se d lettere d'incerios, procurs designazione inventore documenti di priorità con	altato in descrizione, 1 e o riferimento procure g traduzione in italiano	complete	(ecemplare)	Data	ENTO RESERVE OF Protocollo 1/	
CUMENTAZIONI N. cc. xc. 1)	E ALLEGATA OV n. pag. L.1_16 OV n. taw. L.O.h ES	disegno (obbligatorio se d lettera d'incerice, procurs designazione inventore documenti di priorità con autorizzazione o atto di o	alizto in descrizione, 1 e n orderimento procura g traduzione in italiano essione	complete	(ecemplare)	Data	ENTO RESERVE OF Protocollo	
DCUMENTARROUM N. en. DC.1) 12 PR DC.2) 12 PR DC.3) 11 R DC.4) 11 R	E ALLEGATA OV n. pag. L_1_6 OV n. taw. L_0_1 S_	disegno (obbligatorio se di lettera d'incerica, procurs designazione inventore documenti di priorità con autorizzazione o atto di o nominativo completo del	altato in descrizione, 1 e o riterimento procura g traduzione in italiano sesione	ponerale	I ecomplare)	Data	ENTO RESERVE OF Protocollo	
CUMENTARIONI N. ee. C. 1)	E ALLEDATA OV n. pag. L.1. 6 OV n. text. LQ.1. 15 15 15 15 15 16 17 18 18 18 18 18 18 18 18 18	disegno (obbligatorio se di lettere d'incerios, procurs designazione inventore documenti di priorità con autorizzzzione o atto di o nominativo completo del Precentosessa	itato in descrizione, 1 e i o riferimento procura g traduzione in Italiano essione	ponerale	1 seemplare)	Data	ENTO RESERVE OF Protocollo	
CUMENTARIONI N. ee. C. 1)	E ALLECAYA OV n. pag. L. 1. 16 OV n. taw. L. O. 1. ES	disegno (obbligatorio se di lettere d'incerios, procurs designazione inventore documenti di priorità con autorizzzzione o atto di o nominativo completo del Precentosessa	itato in descrizione, 1 e i o riferimento procura g traduzione in Italiano essione	ila-Huo	Lula	Data	ENTO RESERVE OF Protocollo	
CUMENTAZIONI N. 60. C. 1) 12 PR C. 2) 12 PR C. 3) 11 R C. 4) 11 R C. 6) 1 R C. 7) 1 R	E ALLEGATA OV n. pag. L 1 1 6 OV n. taw. L 0 1 E 1 E 1 E 1 E 3 0 1 1 1 1.99	disegno (obbligatorio se di lettere d'incerios, procurs designazione inventore documenti di priorità con autorizzzzione o atto di o nominativo completo del Precentosessa	itato in descrizione, 1 e i o riferimento procura g traduzione in Italiano essione	ponerale	Lula	Data	ENTO RESERVE OF Protocollo	
COMPENTAZIONI N. ee. cc. 1)	E ALLEGATA OV n. pag. L.1.6 OV n. tex. L.O.1 185. 185. 185. 186. 187. 188. 189.	disegno (obbligatorio se di lettera d'incerios, procurs designazione inventore documenti di priorità con autorizzazione o atto di o nominativo completo del Precentosessa 9 punasa DEL (I) REC	itato in descrizione, 1 e o citarimento procura ; traduzione in Italiano essione cichiedante untacinquem HEEDERTE (I)	ila-Huo	Lula	Data	ENTO RESERVE OF Protocollo	
COMPENTAZIONI N. ee. cc. 1)	E ALLEGATA OV n. pag. L.1.6 OV n. tex. L.O.1 185. 185. 185. 186. 187. 188. 189.	disegno (obbligatorio se di lettere d'incerios, procurs designazione inventore documenti di priorità con autorizzzzione o atto di o nominativo completo del Precentosessa	itato in descrizione, 1 e o citarimento procura ; traduzione in Italiano essione cichiedante untacinquem HEEDERTE (I)	ila-Huo	Lula	Data	ENTO RESERVE OF Protocollo	
OCUMENTARION N. 60. OC. 1) 12 PR OC. 2) 12 PR OC. 3) 11 R OC. 6) 1 R OC. 6) 1 R OC. 7) 1 OC. 7) 1 OCUMENTARION COMPLATO N. 1 COM	E ALLEDAYA OV n. pag. L. 1. 6 OV n. taw. L. O. 1 E] E] E] E] E] E] E] E	disegno (obbligatorio se di lettera d'incerios, procurs designazione inventore documenti di priorità con autorizzazione o atto di o nominativo completo del Precentosessa 9 punasa DEL (I) REC	stato in descrizione, 1 e i o discinento procure gi traduzione in italiano essione dichiedante un tacingnem essentita (i)	ila-Huo	Lula	Data	ENTO RESERVE OF Protocollo	
CCUMENTARIONN N. co. CC. 1) 12 PR CC. 2) 12 PR CC. 3) 11 PR CC. 4) 11 PR CC. 5) 1 PR CC. 6) 1 PR CC. 7) 1 PR CC. 7	E ALLEGATA OV n. prop. L.1. 16 OV n. text. L.0.11 IS 185 IS 185 IS 185 IN 195 L. NO TO SE RECHESTE COMM. ART	designo (obbligatorio se di lettera d'incarios, procuri designazione inventore decumenti di priorità con autorizzazione o atto di o nominativo completo del Precentosesso 9 Panasa DEL (I) RIC	itato in descrizione, 1 e o discimento procura ; traduzione in italiano richiedante ntacingulem HERRITE (I)	ila-Huo	Lula	Data	ENTO RESERVE OF Protocollo	
CCUMENTARIONN N. co. CC. 1) 12 PM CC. 2) 12 PM CC. 3) 11 M CC. 4) 11 M CC. 5) 1 M CC. 6) 1 M CC. 7)	E ALLEGATA OV n. pag. L.1.6 OV n. tw. L.0.1 OS 1 OS 1 ON 1. tw. L.0.1 ON 1. tw. L.0.1	disegno (obbligatorio se di lettera d'incarico, procuri designazione inventore designazione di priorità con eutorizzazione o atto di o nominetivo completo del Precentosesso d	traduzione in italiano riterimento procure g traduzione in italiano riteridadente untacinquem HERENTE (I)	CERBARO I	Lila Elena	Deta Lilling Lilling Lilling Lilling Lilling Confronta singola pri Lilling Lilling Add mass di	ENTO RECEIVE OF Protocollo	
CCUMENTARIONN N. co. CC. 1) 12 PM CC. 2) 12 PM CC. 3) 11 M CC. 4) 11 M CC. 4) 11 M CC. 5) 1 M CC. 6) 1 M CC. 7) 1 M CC. 7	E ALLEDATA OV n. pag. L.1.6 OV n. tm. L.0.1 OS 1 OS 1 ON 1 O	designo (obbligatorio se di lettera d'incarico, procuri designazione inventore designazione di priorità con eutorizzazione o atto di o nominetivo completo del Precentosesso d	traductions in italiano - sectore inchisconte inchisco	TERBARO	Lila Elena	Deta Lilling Lilling Lilling Lilling Lilling Confronta singola pri Lilling Lilling Add mass di	ENTO RECEIVE OF Protocollo	
CCUMENTARIONI N. 60. CC. 1)	I ALLEDATA OV n. pag. L.1.6 OV n. tax. L.0.1 IS 1	designo (obbligatorio se di lettera d'incarios, procuri designazione inventore designazione inventore designazione o atto di organizazione o atto della procuritazione o atto di organizazione o atto di organizazione o atto della procuritazione di procuritazione o atto della procuritazione di procuritazione	traduzione in italiano richiedanie intacinque intacinque intereserie (i) J J J J J J J J J J J J J	CERBARO I	Lila Elena	Deta Lilling Lilling Lilling Lilling Lilling Constrorts diagon pri	ENTO RECEIVE OF Protocollo	
CCUMENTARIONI N. 60. CC. 1)	E ALLEDATA OV n. pag. L.1.6 OV n. tm. L.0.1 OS 1 OS 1 ON 1 O	designo (obbligatorio se di lettera d'incarios, procuri designazione inventore designazione inventore designazione o atto di organizazione o atto della procuritazione o atto di organizazione o atto di organizazione o atto della procuritazione di procuritazione o atto della procuritazione di procuritazione	traduction in italiano - sectore inchiscante intacinquent	CERBARO	Elena -	Deta Lilling Lilling Lilling Lilling Lilling Confronta singola pri Lilling Lilling Add mass di	ENTO RECEIVE OF Protocollo	
CCUMENTARIONI N. 60. CC. 1)	I ALLEDATA OV n. pag. L.1.6 OV n. tax. L.0.1 IS 1	designo (obbligatorio se di lettera d'incarios, procuri designazione inventore designazione inventore designazione o atto di organizazione o atto della procuritazione o atto di organizazione o atto di organizazione o atto della procuritazione di procuritazione o atto della procuritazione di procuritazione	traduzione in italiano richiedante intacingue; intacin	CERBARO	Elena -	Deta Lilling Lilling Lilling Lilling Lilling Confronta singola pri Lilling Lilling Add mass di	ENTO RECEIVE OF Protocollo	
CCUMENTARIONI N. 60. CC. 1)	I ALLEDATA OV n. pag. L.1.6 OV n. tax. L.0.1 IS 1	designo (obbligatorio se di lettera d'incarios, procuri designazione inventore designazione inventore designazione o atto di organizazione o atto della procuritazione o atto di organizazione o atto di organizazione o atto della procuritazione di procuritazione o atto della procuritazione di procuritazione	traductors in italiano - sectors in italiano	CERBARO DE LA CONTRETA DEL CONTRETA DE LA CONTRETA DEL CONTRETA DE LA CONTRETA DEL CONTRETA DE LA CONTRETA DEL CONTRETA DE LA CONTRETA DEL CONTRETA DEL CONTRETA DE LA CONTRETA DEL CONTR	Elena	Deta Lilling Lilling Lilling Lilling Lilling Confronta singola pri Lilling Lilling Add mass di	ENTO RECEIVE OF Protocollo	
CCUMENTARIONI N. 60. CC. 1)	E ALLEGATA OV n. pag. L.1.6 OV n. taw. L.O.1 IS	designo (obbligatorio se di lettera d'incarios, procuri designazione inventore designazione inventore designazione o atto di organizazione o atto della procuritazione o atto di organizazione o atto di organizazione o atto della procuritazione di procuritazione o atto della procuritazione di procuritazione	traductors in italiano - sectors in italiano	CERBARO	Elena	Deta Lilling Lilling Lilling Lilling Lilling Confronta singola pri Lilling Lilling Add mass di	ENTO RESERVE OF Protocollo I I I I I I I I I I I I I I I I I I I	
CCUMENTARIONI N. 60. CC. 1)	I ALLEDATA OV n. pag. L.1.6 OV n. tax. L.0.1 IS 1	designo (obbligatorio se di lettera d'incarios, procuri designazione inventore designazione inventore designazione o atto di organizazione o atto della procuritazione o atto di organizazione o atto di organizazione o atto della procuritazione di procuritazione o atto della procuritazione di procuritazione	traductors in italiano - sectors in italiano	TERBARO	Elena	Deta	ENTO RESERVE OF Protocollo I I I I I I I I I I I I I I I I I I I	

RIASSUNTO INVEN NUMERO DOMANDA NUMERO BREVETTO	DATA DI DEPOSITO 1,30,1,1,1999 DATA DI REGAÑO DATA DI REASCO 1,1,1,1,1999	
A. RICHIEDENTE (I) Denominazione Residenza	STMICROELECTRONICS S.R.L. AGRATE BRIANZA (MI)	
L	O DI CALCOLO DELLE OPERAZIONI LOGICHE DI UNIONE ED ZIONE FUZZY.	
Classe proposta (sez/cl.	(gruppo/eottogruppo)	

L. RIASSUNTO

Il circuito di calcolo (1) comprende un sottrattore (2) aventi un primo ed un secondo ingresso (2a, 2b) riceventi un primo e, rispettivamente, un secondo dato di ingresso (A, B); una prima uscita (2c) fornente un primo dato di uscita (D) pari alla differenza fra il primo e il secondo dato di ingresso (A, B); ed una seconda uscita (2d) fornente un flag di segno (F) indicativo del segno del primo dato di uscita (D); una porta logica EXOR (4) avente un primo ingresso (4a) ricevente il flag di segno (F), un secondo ingresso (4b) ricevente un primo segnale di selezione (S1) di tipo logico assumente un primo livello per la selezione dell'operazione logica di unione fuzzy ed un secondo livello per la selezione (S2); ed un multiplexer (6) avente un primo ed un secondo ingresso di dato (6a, 6b) ricevente il primo e, rispettivamente, il secondo dato di ingresso (A, B); un ingresso di selezione (6c) ricevente il secondo segnale di selezione (S2); ed una uscita (6d) fornente un secondo dato di uscita (C) costituito dal primo o dal secondo dato di ingresso (A, B) in funzione del livello assunto dal secondo segnale di selezione (S2).



DESCRIZIONE

del brevetto per invenzione industriale

di STMICROELECTRONICS S.R.L.

di nazionalità italiana,

con sede a 20041 AGRATE BRIANZA (MILANO) - VIA C. OLIVETTI, 2

Inventori: PAPPALARDO Francesco, GIACALONE Biagio,

MAMMOLITI Francesco, GANGI Edmondo

*** **** *** *****099A 001056

La presente invenzione è relativa ad un circuito di calcolo delle operazioni logiche di unione ed intersezione fuzzy.

Come è noto, nella logica fuzzy l'implementazione delle cosiddette regole di inferenza richiede l'esecuzione di operazioni logiche di intersezione e di unione di due o più dati (dati) costituiti dai valori assunti dalle grandezze prese in considerazione dalle regole di inferenza, in cui l'operazione di unione richiede la determinazione del maggiore fra i dati mentre l'operazione di intersezione richiede la determinazione del minore fra i dati stessi.

Attualmente, nella maggior parte dei sistemi operanti con logica fuzzy, le operazioni logiche di unione ed intersezione fuzzy vengono effettuate o utilizzando circuiti di calcolo dedicati oppure circuiti di calcolo misti in grado di calcolare sia regole non fuzzy che re-

gole fuzzy, utilizzanti però sempre circuiti di calcolo dedicati al calcolo delle operazioni di intersezione ed unione.

Scopo della presente invenzione è quello di realizzare un circuito di calcolo delle operazioni logiche di unione ed intersezione fuzzy che sia semplice e che utilizzi una architettura classica comunemente dedicata al calcolo di operazioni aritmetico-logiche.

Secondo la presente invenzione viene realizzato un circuito di calcolo delle operazioni logiche di unione ed intersezione fuzzy, come definito nella rivendicazione 1.

Per una migliore comprensione della presente invenzione viene ora descritta una forma di realizzazione preferita, a puro titolo di esempio non limitativo e con riferimento alla figura allegata, nella quale è mostrato un circuito di calcolo delle operazioni logiche fuzzy di unione ed intersezione realizzato secondo la presente invenzione.

Secondo quanto illustrato nella figura allegata, il circuito di calcolo, indicato nel suo insieme con 1, comprende un sottrattore 2 avente un primo ed un secondo ingresso 2a, 2b riceventi un primo e, rispettivamente, un secondo dato di ingresso A, B aventi una rappresentazione binaria e formati, ciascuno, da n bit, una prima

uscita 2c formente un primo dato di uscita D, avente anch'esso una rappresentazione binaria e formato da n bit, pari alla differenza binaria fra il primo ed il secondo dato di ingresso A, B, ossia D=A-B, ed una seconda uscita 2d formente un flag di segno F, avente anch'esso una rappresentazione binaria e formato da un solo bit, rappresentativo del segno del primo dato di uscita D, ad esempio F=O se A≥B e F=1 se A<B.


Il circuito di calcolo 1 comprende inoltre una porta logica EXOR 4 avente un primo ingresso 4a collegato alla seconda uscita 2d del sottrattore 2 e ricevente il flag di segno F, un secondo ingresso 4b ricevente un primo segnale di selezione S1 di tipo logico ed una uscita 4c fornente un secondo segnale di selezione S2 effettuando ottenuto di tipo logico anch'esso l'operazione di OR ESCLUSIVO (o di verifica identità) fra il flag di segno F ed il livello del primo segnale nota relazione secondo di selezione S1, la $S2 = F \cdot \overline{S1} + \overline{F} \cdot S1$

In particolare, il primo segnale di selezione S1 assume un primo livello logico, ad esempio un livello logico basso, quando si vuole che il circuito di calcolo 1 effettui l'operazione logica di unione fuzzy ed un secondo livello logico, nell'esempio considerato un livello logico alto, quando si vuole che il circuito di cal-

colo 1 effettui l'operazione logica di intersezione fuzzy, mentre il secondo segnale di selezione S2 assume,
nell'esempio considerato, un livello logico basso quando
il flag di segno F ed il primo segnale di selezione assumono valori logici uguali mentre assume un livello logico alto quando il flag di segno F ed il primo segnale
di selezione assumono valori logici differenti.

Il circuito di calcolo 1 comprende inoltre un primo multiplexer 6 avente un primo ed un secondo ingresso di dato 6a, 6b riceventi il primo e, rispettivamente, il secondo dato di ingresso A, B, un ingresso di selezione 6c collegato all'uscita 4c della porta logica EXOR 4 e ricevente il secondo segnale di selezione S2, ed una uscita 6d sulla quale fornisce un secondo dato di uscita C costituito dal primo dato di ingresso A quando il secondo segnale di selezione S2 assume un primo livello logico, ad esempio un livello logico basso, e dal secondo dato di ingresso B quando il secondo segnale di selezione S2 assume un primo livello considerato un livello logico alto.

Il circuito di calcolo 1 comprende infine un secondo multiplexer 8 avente un primo ingresso di dato 8a collegato all'uscita 6d del primo multiplexer 6 e ricevente il secondo dato di uscita C, un secondo ingresso di dato 8b collegato all'uscita 2c del sottrattore 2 e



ricevente il primo dato di uscita D, un ingresso di selezione 8c ricevente un terzo segnale di selezione S3 di
tipo logico ed una uscita 8d sulla quale fornisce un
terzo dato di uscita R costituito dal secondo dato di
uscita C presente sull'uscita del primo multiplexer 6
quando il terzo segnale di selezione S3 assume un primo
livello logico, ad esempio un livello logico basso, e
dal primo dato di uscita D presente sull'uscita del sottrattore 2 quando il terzo segnale di selezione S3 assu=
me un secondo livello logico, nell'esempio considerato
un livello logico alto.

In particolare, il terzo segnale di selezione S3 assume il primo livello logico, ad esempio un livello logico basso, quando si desidera operare in logica fuzzy, ossia quando si vuole che il circuito di calcolo 1 effettui le operazioni logiche di unione ed intersezione fuzzy; ed il secondo livello logico, nell'esempio considerato un livello logico alto, quando si desidera operare in logica binaria convenzionale, ossia quando si vuole che il circuito di calcolo 1 effettui l'operazione logica di sottrazione binaria tradizionale.

Il funzionamento del circuito di calcolo 1 secondo la presente invenzione è il seguente.

Quando il terzo segnale di selezione S3 assume un livello logico alto, l'uscita 8d del secondo multiplexer

8 risulta collegata al secondo ingresso di dati 8b del secondo multiplexer 8 stesso, sulla quale è presente il primo dato di uscita D, pari alla differenza fra gli dati di ingresso A e B, fornito dal sottrattore 2. In questa condizione, il circuito di calcolo 1 opera quindi come circuito sottrattore effettuante una operazione di sottrazione in logica binaria convenzionale.

Quando invece il terzo segnale di selezione S3 assume un livello logico basso, l'uscita 8d del secondo multiplexer 8 risulta collegata al primo ingresso di dati 8a del secondo multiplexer 8 stesso, sulla quale è presente o il primo o il secondo dato di ingresso A o B che, a seconda del livello logico del secondo segnale di selezione S2, è a sua volta presente sull'uscita 6d del primo multiplexer 6. In questa condizione, pertanto, il circuito di calcolo 1 opera come circuito di selezione del maggiore o del minore dei due dati di ingresso A e B e quindi come circuito di calcolo delle operazioni logiche fuzzy di unione ed intersezione.

In particolare, quando il primo segnale di selezione S1 assume un livello logico basso, allora il circuito di calcolo 1 esegue l'operazione di unione fuzzy, mentre quando il primo segnale di selezione S1 assume un livello logico alto, allora il circuito di calcolo 1 esegue l'operazione di intersezione fuzzy.

Infatti, quando il primo segnale di selezione S1 assume un livello logico basso, se il flag di segno F assume il valore logico "0", indicativo che il primo dato di ingresso A è maggiore del secondo dato di ingresso B, allora il secondo segnale di selezione S2 assume un valore logico basso e quindi l'uscita 6d del primo multiplexer 6 risulta collegata al primo ingresso di dato 6a del primo multiplexer 6, sulla quale è presente proprio il primo dato di ingresso A, mentre se il flag di segno F assume il valore logico "1", indicativo che il secondo dato di ingresso B è maggiore del primo dato di ingresso A, allora il secondo segnale di selezione S2 assume un valore logico alto e quindi l'uscita 6d del primo multiplexer 6 risulta collegata al secondo ingresso di dato 6b del primo multiplexer 6 stesso, sulla quale è presente proprio il secondo dato di ingresso B.

Pertanto, nel presente circuito di calcolo 1 la determinazione del maggiore e del minore dei due dati A e
B viene effettuata eseguendo una operazione di sottrazione mediante il sottrattore 2, una operazione di verifica identità effettuata, mediante la porta logica EXOR
4, fra il segno del risultato D dell'operazione di sottrazione ed il livello logico del primo segnale di selezione S1 ed una operazione di selezione effettuata, mediante il primo multiplexer 6, fra i due dati di ingres-

so A e B in funzione del risultato dell'operazione di verifica identità rappresentato dal secondo segnale di selezione S2 fornito appunto in uscita alla porta logica EXOR.

Da un esame delle caratteristiche del circuito di calcolo realizzato secondo la presente invenzione sono evidenti i vantaggi che essa consente di ottenere.

In particolare, il presente circuito di calcolo 1 presenta una architettura estremamente semplice formata da componenti (un sottrattore, una porta logica EXOR e due multiplexer) comunemente presenti nelle architetture classiche dedicate al calcolo di operazioni aritmeticologiche e quindi può essere implementato in modo semplice in qualsiasi dispositivo digitale o in un microcontrollore dotato di una comune unità aritmetico logica (ALU), sfruttando il sottrattore dell'ALU già esistente ed aggiungendo semplicemente una porta logica EXOR e due multiplexer.

Inoltre, l'estrema semplicità dell'architettura del presente circuito di calcolo permette una evidente riduzione, rispetto ai circuiti di calcolo noti, del numero di istruzioni di programma necessarie per determinare il maggiore ed il minore di due dati e quindi un notevole risparmio di spazio di memoria occupato dal programma.

Inoltre, nel presente circuito di calcolo il risul-



è disponibile in uscita dopo un solo ciclo di clock in quanto da un lato non è richiesta l'esecuzione di alcun tipo di routine di salto condizionato o di ricaricamento di dati in un registro, operazioni che, come è noto, richiedono per la loro esecuzione più cicli di clock, ed dall'altro l'unica operazione sincrona è quella di sottrazione mentre tutte le altre sono asincrone e quindi la loro esecuzione non comporta alcun aumento del tempo di elaborazione rispetto ad una comune operazione di sottrazione.

Si sottolinea inoltre il fatto che il circuito di calcolo 1, come struttura di calcolo delle operazioni di unione ed intersezione fuzzy, funziona anche senza il secondo multiplexer 8, il quale è infatti indispensabile nel caso in cui: a) il circuito di calcolo 1 viene implementato su di una unità aritmetico logica (ALU) utilizzando il sottrattore dell'unità aritmetico logica stessa; in questo caso, infatti, si deve garantire anche il funzionamento del sottrattore come tale; e b) la struttura di calcolo formata dal sottrattore 2, dalla porta logica EXOR 4 e dal primo multiplexer 6 si vuole utilizzare anche come semplice sottrattore.

Risulta infine chiaro che al circuito di calcolo qui descritto ed illustrato possono essere apportate mo-

difiche e varianti senza per questo uscire dall'ambito protettivo della presente invenzione.

Ad esempio, i valori logici assunti dal flag di segno F quando $A \ge B$ e A<B potrebbero essere opposti rispetto a quelli descritti, ossia essere F=1 se $A \ge B$ e F=0 se A<B, così come il sottrattore 2 potrebbe effettuare un'operazione di sottrazione opposta a quella illustrata, ossia calcolare D=B-A, ed anche in questo caso potrebbe essere F=1 se $B \ge A$ e F=0 se B < A oppure F=0 se $B \ge A$ e F=1 se B < A.

In particolare, se si utilizza un sottrattore che esegue l'operazione D=A-B e fornisce in uscita un flag di segno che vale F=1 se A≥B e F=0 se A<B, allora il primo segnale di selezione S1 dovrà assumere un livello logico alto quando si vuole che il circuito di calcolo 1 effettui l'operazione logica di unione fuzzy ed un livello logico basso quando si vuole che il circuito di calcolo 1 effettui l'operazione logica di intersezione fuzzy.

Se si utilizza invece un sottrattore che esegue l'operazione D=B-A, allora se il flag di segno F fornito vale F=1 se B≥A e F=0 se B<A, allora il primo segnale di selezione S1 dovrà assumere un livello logico basso quando si vuole che il circuito di calcolo 1 effettui l'operazione logica di unione fuzzy ed un livello logico

alto quando si vuole che il circuito di calcolo 1 effettui l'operazione logica di intersezione fuzzy, mentre se il flag di segno F fornito vale F=0 se B≥A e F=1 se B<A, allora il primo segnale di selezione S1 dovrà assumere un livello logico alto quando si vuole che il circuito di calcolo 1 effettui l'operazione logica di unione fuzzy ed un livello logico basso quando si vuole che il circuito di calcolo 1 effettui l'operazione logica di intersezione fuzzy.

Inoltre, la porta logica EXOR potrebbe essere sostituita con una porta logica EXNOR, così come potrebbero essere scambiati fra loro gli ingressi dei due multiplexer 6, 8; in entrambi i casi, i livelli logici del primo segnale di selezione S1 dovranno essere modificati conseguentemente.

In generale, quindi, qualsiasi variazione dell'operazione eseguita dal sottrattore 2 e del valore logico assunto dal flag di segno F in funzione della relazione esistente fra gli dati di ingresso A e B e qualsiasi scambio effettuato sugli ingressi dei multiplexer 6, 8 si traduce semplicemente nella riconfigurazione dei valori logici assunti dal primo segnale di selezione S1 senza alcuna modifica della struttura circuitale (hardware) del circuito di calcolo.

Infine, nel caso di calcolo di operazioni logiche

fuzzy di unione ed intersezione da eseguire su tre o più dati è sufficiente prevedere più circuiti di calcolo del tipo sopra descritto disposti fa loro in cascata, in cui, a parte il primo circuito che esegue il calcolo su due qualsiasi degli dati di ingresso, nei circuiti di calcolo in cascata uno dei due dati ad esso fornito all'ingresso è il dato fornito in uscita dal circuito di calcolo precedente.



RIVENDICAZIONI

- 1. Circuito di calcolo (1) delle operazioni logiche di unione ed intersezione fuzzy, caratterizzato dal fatto di comprendere:
- mezzi sottrattori (2) aventi un primo ed un secondo ingresso (2a, 2b) riceventi un primo e, rispettivamente, un secondo dato di ingresso (A, B); una prima uscita (2c) fornente un primo dato di uscita (D) correlato alla differenza fra detti primo e secondo dato di ingresso (A, B); ed una seconda uscita (2d) fornente un flag di segno (F) indicativo del segno di detto primo dato di uscita (D);
- mezzi di confronto (4) aventi un primo ingresso (4a) ricevente detto flag di segno (F), un secondo ingresso (4b) ricevente un primo segnale di selezione (S1) assumente un primo livello per la selezione di detta operazione logica di unione fuzzy ed un secondo livello per la selezione di detta operazione logica di intersezione fuzzy; ed una uscita (4c) fornente un secondo segnale di selezione (S2) assumente un primo livello quando detto flag di segno (F) e detto primo segnale di selezione (S1) soddisfano una relazione prefissata ed un secondo livello quando detto flag di segno (F) e detto primo segnale di selezione (S1) non soddisfano detta relazione prefissata; e

- primi mezzi di selezione dati (6) aventi un primo ed un secondo ingresso di dato (6a, 6b) riceventi detto primo e, rispettivamente, detto secondo dato di ingresso (A, B); un ingresso di selezione (6c) collegato a detta uscita (4c) di detti mezzi di confronto (4) e ricevente detto secondo segnale di selezione (S2); ed una uscita (6d) fornente un secondo dato di uscita (C) correlato ad uno fra detti primo e secondo dato di ingresso (A, B) in funzione del l'ivello di detto secondo segnale di selezione (S2).
- 2. Circuito di calcolo secondo la rivendicazione 1, caratterizzato dal fatto di comprendere inoltre:
- secondi mezzi di selezione dati (8) aventi un primo ed un secondo ingresso di dato (8a, 8b) collegati a detta uscita (6d) di detti primi mezzi di selezione dati (6) e, rispettivamente, a detta prima uscita (2c) di detti mezzi sottrattori (2) e riceventi detto primo e, rispettivamente, detto secondo dato di uscita (C, D); un ingresso di selezione (8c) ricevente un terzo segnale di selezione (S3) assumente un primo livello per la selezione di una modalità operativa in logica fuzzy ed un secondo livello per la selezione di una modalità operativa in logica non fuzzy; ed una uscita (8d) fornente un quarto dato di uscita (M) correlato ad uno fra detti primo e secondo dato di uscita (C, D) in funzione del

livello di detto terzo segnale di selezione (S3).

- 3. Circuito di calcolo secondo la rivendicazione 1, caratterizzato dal fatto che detti mezzi di confronto comprendono mezzi rilevatori di identità (4) generanti detto secondo segnale di selezione (2) assumente detto primo livello quando detto flag di segno (F) e detto primo segnale di selezione (S1) sono uguali fra loro e detto secondo livello quando detto flag di segno (F) e detto primo segnale di selezione (S1) sono diversi fra loro.
- 4. Circuito di calcolo secondo la rivendicazione 3, caratterizzato dal fatto che detti mezzi rilevatori di identità comprendono mezzi a porta logica (2).
- 5. Circuito di calcolo secondo la rivendicazione 4, un caratterizzato dal fatto che detti mezzi a porta logica (2) comprendono una porta logica EXOR (2).
- 6. Circuito di calcolo secondo la rivendicazione 1, caratterizzato dal fatto che detti primi mezzi di selezione dati comprendono primi mezzi multiplexer (6).
- 7. Circuito di calcolo secondo la rivendicazione 2, caratterizzato dal fatto che detti secondi mezzi di selezione dati comprendono secondi mezzi multiplexer (6).
- 8. Circuito di calcolo delle operazioni logiche di unione ed intersezione fuzzy, sostanzialmente come descritto con riferimento ai disegni allegati.

p. i.: STMICROELECTRONICS S.R.L.

CERBARO Elena (iscrizione Albo nr. 426 (BM) - 16 -

で第099A 001付息店

